一种UHF频段RFID读写器的硬件设计与实现

    摘要：实现了一套基于DSP芯片、工作频率为915MHz、输出功率可调的RFID读写器。介绍了射频识别系统的功能与组成以及无源反射调制技术的基本原理。基于模块化设计技术，提出了读写器的硬件设计方案，以及系统实现中的关键技术，包括频率合成电路中采用的数字锁相环技术和接收通路信号幅度稳定措施。

    关键词：射频识别 时分双工 DSP 读写器

射频识别RFID（Radio Frequency Identification）是一种非接触的自动识别技术。RFID技术兴起于20世纪80年代，由于超大集成电路技术的发展，90年代才进入实用化阶段。RFID系统采用了无线电与雷达技术，数据交换不是通过电流的触点接通而是通过电场与磁场，即通过无线的方式通信。与其他的识别方式相比，射频识别技术能对移动的多个项目进行识别，因而应用更广泛。

读写器的硬件设计是RFID系统设计中的关键部分，当前国内关于RFID的研究都集中在频率为125kHz、134kHz的低频和13.56MHz的高频系统。在更高频段的微波波段，则少有人研究。本文基于无源反射调制技术和模块化设计原理，设计并实现了一套工作频率为915MHz、工作距离长达10m的RFID读写器。

1 射频识别系统

一个典型的RFID系统由读写器（Read/Write Device）、应答器（Transponder）和数据管理、处理单元组成，如图1所示。RFID系统分为源和无源两类，有源RFID系统的应答器由电源提供能量，无源RFID系统的应答器则没有电池。无源RFID系统读写距离比有源RFID系统要近，但由于其应答器具有结构简单、成本低、寿命长等优点，近年来发展较快。

在无源RFID系统中，应答器工作的能量由读写器发出的射频信号提供。应答器由电子数据处理、存储设备（通常是单个的微小芯片）和天线组成。当应答器进入读写器的能量场，应答器的能量检测电路将射频信号转化为直流信号，供其工作。同时，芯片内部的数据解调部分从接收到的射频信号中解调出数据并送到控制逻辑。控制逻辑负责分析数据并执行相应操作，包括从EPPROM读数据或写入数据，将数据（如应答器ID和其他用户数据等）调制发送出去。

2 反射调制技术原理

工作频率为915MHz的RFID系统采用无源反射调制技术，应答器以一定的调制方式将自身的数据调制到射频信号上，并反射回去。图2是场效应管调制解调电路，电感L1和L2作为低通滤波器。在ASK解调过程中，MES场效应管利用晶体管沟道的非线性阻抗对ASK信号进行整流，电阻R1两端的电压变化即反映了ASK信号中的调制信息。

在调制状态下，MES场效应管可视为一个调制器。调制器的原理是以金属半导体场效应管输出阻抗的转换为基础的。栅极电压Vgs0=Vd和Vgs0=0可以分别实现“开启”和“关断”的功能。这两种情况下，漏极电压设置为Vds=0。

    图3是场效应管的调制原理图。装置在“关”和“开”两种状态下的阻抗分别为Z1和Z2。加上转换网络Q来得到所需要的反射调制，在面Pi的反射系数为Г1和Г2；相应地，在面Pi'的（输入点）就变为Г1’和Г2’。反射系数Г1’和Г2’满足下面的等式：

3 读写器的硬件结构设计

射频识别系统中，读写器的主要功能就是发出询问信号，选择能量场内的应答器，建立数据通信链路并对应答器进行读写操作。在本设计中，UHF频段的读写器主要由天线、射频模块和主控模块三部分组成，如图1所示。射频模块发送部分产生射频信号及射频能量产给无源应答器提供能量；接收部分 对由天线接收的反射调制信号进行解调、放大及滤波；主控模块控制与应答器的通信过程；与主机应用软件进行通信，并执行应用软件发来的命令。

本设计中的射频识别系统采用时分复用的工作方式，读写器输出命令信号与接收应答器反射调制信号是在不同的时间段进行的。通信链路中读写器辐射信号调制方式是OOK，无源标识卡信息返回时采用反射调制技术，也是一种ASK调制方式。

    3．1 数字锁相环技术

在射频部分，本系统采用16MHz的晶体振荡器和926MHz的压控振荡器以全数字锁相环（DPLL）的形式产生915MHz射频信号，如图4所示。传统的锁相环由模拟电路实现，而全数字相环与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。

VCO频率fvco经过18比特计数器进行吞脉冲分频，通才晶体振荡器频率fosc经过15比特计数器分频，二者经过鉴相器进行相位比较后输出VCO控制电压。Fosc与fvco的关系如下：

fvco=[(P×B)+A] ×fosc/R (3)

其中，参考频率分频系数R=3～32767，程序分频范围B=3～2047，吞脉冲计数范围A=0～127，预置分频比P=74。在本系统中，为了兼顾频率间隔和频率捕捉带的要求，选取R=1600，A=108，B=1428。使用IFR频谱仪Spectrum Analyzer 2398对射频信号进行测试，输出频率为915.00MHz。

参考频率和VCO频率的分频计数器均由主控模块通过软件进行设置，图5是主控模块与频率合成器通信的时序图。主控模块向频率合成器传输数据时，按照先高位后低位的原则。

    在末级功率放大部分，调节其增益控制电压，即可相应调整读写器的辐射功率；为了提高读写器输出功率的稳定程度，采用了AGC电路来稳定功率放大器的输出。

3．2 信号接收

接收部分功能框图如图6所示。天线接收的反射调制信号经过定向耦合器到接收通路，检波后的信号通过差动放大、低通滤波器、运算放大后，进行A/D转换送至主控模块进行解码。

读写器进行读写操作时，读写器与应答器的距离不是固定不变的。如果读写器与应答器距离近，读写器接收到的反射调制信号较强；如果读写器与应答器距离远，读写器接收到的反射调制信号就较弱。为了在读写器的工作距离内得到稳定可靠的接收数据，需要对A/D转换之前的运算放大器进行放大倍数控制，较弱的接收信号需要较大的放大倍数。

在本系统中，为了保持接收信号的稳定，采用一种类似移动通信系统中移动终端功率控制方案：反射信号变强，降低接收通路的放大倍数；反之，反射信号变弱，提高其放大倍数。本设计采用对数放大器对反射调制信号进行电平检测，然后输入到主控模块进行算法分析，输出控制信号改变末级运算放大器的反馈电阻大小，即可实现运算放大器的放大倍数的自动控制，进而实现A/D转换前信号幅度的稳定。当然，这需要反复试验，确定一组放大倍数以及它们与反射信号强度之间的对应关系，本文不再详述。

图6

    3．3 主控模块

主控模块的核心处理器为一款DSP，该芯片运算速度达50MIPS，片内有10K字节双向访问RAM，支持64K字的数据空间和64K字的程序空间，能够满足射频识别系统的要求。主控模块的硬件框图如图7所示，本系统采用CPLD完成整个系统的逻辑电路设计。

实际系统中，扩展了64K字的SRAM，但因DSP最多支持外部扩展64K字的数据空间，因此模拟CE控制信号由DSP通过CPLD中的逻辑电路来控制，从而决定选择SARM的高地址段64K字的存储空间还是低地址字段的存储空间。这样，在符号DSP的外扩数据空间要求的基础上又增加了宝贵的存储资源。除了SRAM，还配置了64K字的FLASH ROM以满足DSP引导装入程序的需要。

    按照本文所述的硬件结构设计方法，实现了一个供实验用的工作频率为915MHz的RFID读写器。根据射频识别系统的要求，本系统采用四单元同相微带天线阵列得到尖锐的方向图与较高的方向性系数。在读写器最大输出功率条件下，无源应答器的响应距离可以达到10m。该读写器结构紧凑，工作性能稳定，已应用到会议自动签到系统中，取得了良好的工作效果。