降低RFID应答器功耗的设计策略

DTMOS可以被看作基极上具有额外栅的横向双极PNP管。基于这一观点，DTMOS的漏电流主要取决于通过源—阱结的电压，其在V_GS与I_D之间产生了理想的指数(类似双极)关系。由于互连栅—阱的存在，在栅和阱之间存在着内建电压F_GW。由于电容的分配，电压F_GW在栅氧和硅上被再次分配。这意味着硅中的电压降由于F_GW作为势垒，降低了电压F_b1，DTMOS的漏电流可以表示为：

降低电压F_b1的势垒为：

这是一个F_GW与许多工艺参数的函数：

由这些推导得出的关键结果如下：
1. 与硅PN结的1.2V相比，DTMOS器件的带隙显然是0.6V；
2. DTMOS器件具有理想的指数特性[ID a exp(qV_GS/kT)]；
3. DTMOS器件的横向电流具有exp(qFb1/kT)因子，其比通常的横向PNP要大；
4. 带隙电压具有明显的温度依赖性。

采用0.25um DTMOS工艺生产的初步成功设计工作在77K温度下，使用0.6V电源电压并将衬底连接到固定的正向偏置电压。接下来的试验包括受控栅横向双极晶体管(GCLPNP)以及衬底连接到栅端的硅绝缘体(SOI)MOSFET工艺。第一种工艺用于小型的低功耗模拟应用，而第二种工艺是超低功耗CMOS的典型最佳候选技术。

DTMOS技术在其产生的栅—延迟/功耗方面与传统的CMOS技术相比显示出惊人的性能优势。DTMOS还在RF电路中显示出优越性能。在传统的CMOS中，缩小到更小特征尺寸和阈值电压(V_TH)的工艺增加了工作速度。然而，V_TH的降低也导致了亚阈值MOSFET行为的下降。静态电路中静态电流的增加，将V_TH限制为0.4V。DTMOS可能可以克服这些约束，特别是工作在具有陡峭的亚阈值特性的极低V_DD和低V_TH下。对DTMOS，栅输入电压正向偏置了衬底，根据著名的体效应公式，V_TH将降低：

基于该公式，DTMOS可以在其“导通”状态实现低V_TH。与此同时，在其“关闭”状态，保持了与没有尺寸缩小的传统MOSFET类似的陡峭亚阈值斜率，这使得反向漏电流减小到最小。在DTMOS的“导通”和“关闭”状态，通过在体效应公式中改变V_BS分量来做到这一点。

一些研究小组已经在用于数字电路的衬底-DTMOS(B-DTMOS)中证实了不同的物理实现方式。在早期的工作中，两个小组通过将CMOS栅和阱连接在一起建立了B-DTMOS逻辑电路。

这种方法具有高效利用衬底的优势。但是，来自所有研究小组的结果表明V_DD被限制到0.6到0.8V范围内。Seizo Kakimoto及其研究团队对这V_DD的限制做出了某些改进。他们的工作利用了一种自适应电源电压方法(图2)来产生所需要的电源电压，以便他们的BDTMOS与以前的研究相比获得改进的稳定性，但牺牲了额外的控制电路和更大的芯片面积。

在1996年IEDM上展示了另一种方法：采用具有栅—浅阱接触(SSS-C)的改良先进绝缘(SITOS)CMOS的超低功耗逻辑电路来实现BDTMOS。通过采用改良的CMOS制程，将寄生的阱电容最小化，并获得更高的工作频率。

除了在简单的静态CMOS逻辑配置中采用B-DTMOS之外，Elgharbawy以多米诺B-DTMOS(B-DTPMOS)逻辑电路的形式提出了基于DTMOS的其他逻辑方案，其将时钟信号布线到衬底。13在动态电路中将系统时钟连接到所有NMOS晶体管的共同衬底，这改善了类似多米诺电路的开关速度和驱动能力，与传统的亚阈值多米诺方案相比仅略微增加了功耗。此外，B-DTPMOS可以与B-DTNMOS结合，通过略有增加的功耗来获得甚至更快的工作频率以及更高的驱动能力。但是，其与传统的亚阈值多米诺方案相比节省了43.2%的功耗。这些结果表明，所提出的RFID应答器更适合于电池供电的器件，在这里节省功耗是首要关注的问题。

由于DTMOS技术的低功耗特性，与其有关的大部分早期工作侧重于数字电路。但目前，两个研究小组证实了DTMOS在模拟电路中的应用。一个小组实现了在5pF和10kΩ负载条件下具有35.7MHz单位增益频率与64deg.相位裕度的低电压(1-V)运算放大器(opamp)。

另一小组制作了采用动态阈值MOS晶体管的稳定带隙参考电路。适合于低电压、低功耗，可以容许中等精度的IC，带隙参考电路工作在低至0.85V的电源电压下，并产生0.65V的参考电压，而仅消耗1μW的功率。采用标准0.35μm CMOS制程生产的该裸片仅有0.063mm²的面积。

除了数字和模拟应用，来自台湾国立交通大学的研究人员指出DTMOS在RF应用中具有同样的潜力。其实现并研究了采用来自TSMC具有深N阱隔离的标准0.18μm CMOS制程生产的高速DTMOS结构(图3)。所发现该DTMOS结构显示了在其输入端的电阻特性，这是因为连接在一起的衬底栅；正向偏置VBS增强了电流增益，从而改善了频率响应。

在一项试验中，该小组报告说在低漏电流中，DTMOS显示出增强了介质频率(f_t)和最大谐振频率(f_max)的性能。例如，他们观察到漏电流为12.5mA时，f_t为65GHz而f_max为52GHz。源—衬底电容扩大了带宽，但平坦了功率增益。对DTMOS而言输入三阶截点(IIIP3)性能也比传统的CMOS要好上3.3dB。在低漏电流下更好的线性表明，尽管源—衬底电容所产生的衬底损耗导致DTMOS的输出功率要比传统CMOS低，但DTMOS对RF放大器而言是一项具有吸引力的制程。

对驱动电路而言，与CMOS相比，DTMOS是强有力的候选电路，在低电流下其具有更佳的跨导到漏源的电流(g_m-to-I_DS)比，DTMOS显示出低的沟道电阻。由于并行三极管的贡献，DTMOS表现出用于驱动电路的优良潜力。DTMOS的优良特性就是其固有的衬底-源间的二极管可以作为静电放电(ESD)保护，消除了额外所需的ESD电路。

基于上面提出的结果，作者目前认为DTMOS是代替肖特基接触，作为UHF RFID应答器整流器件的良好选择。DTMOS的低功耗特性还将有助于减少RFID数字模块的功耗。

作者在多媒体大学的研究小组与Silterra(马来西亚)合作，曾参与开发DTMOS UHF RFID应答器IC。第一个项目之一采用Silterra生产工艺完成了带隙参考(BGR)电路的成功设计、生产以及测试。作为RFID应答器IC片内电源一部分的稳定电压参考是重要器件。其产生漏电压(V_DD)以及作为应答器数字电路和片内振荡器的稳定电源。精心设计的参考源必须随工艺参数变动、电压和温度的变化而保持稳定，不必在生产过程中做出调整。

采用CMOS工艺的传统BGR通常使用二极管连接的寄生衬底垂直PNP晶体管或横向PNP晶体管作为二极管器件。典型的带隙设计要求至少几十个微瓦的功耗，并提供大约1.25V的缺省输出电压，其几乎与硅的带隙电压一样，将其外推到0K。

在UHF RFID IC中可以实现的V_DD电源电压在1~1.5V范围内，仅用于优化器件的范围。整流后的RFID数字核心电压V_DD小于1V。所以，传统的BGR不适合于RFID应用有两个原因：其高功耗与相对高的参考电压，以及BGR所要求的最小电源电压。图4表示了作者所提出的解决方法—DTMOS BGR。

对器件设计的后端而言，采用通常的版图技术，例如同中心版图和dummy晶体管技术，来确保器件的对称。采用高阻抗多晶硅电阻是由于其在该制程可以选择的电阻中提供了最佳的电阻系数(Ω/square)，可以获得最小的芯片面积。仿真结果是基于Silterra晶圆厂HSPICE模型的。由于DTMOS的特性，漏衬底结有正向偏置的可能。通常，SPICE(HSPICE)模型不能准确预测这一情况下的器件行为。

图5表示了DTMOS BGR的显微照片。采用安捷伦科技的HP4156B参数分析仪在晶圆探测站上进行全部测量。这些测量通常与仿真是一致的，如表中所示。

B-DTMOS的主要贡献是将用来生产一系列用于UHF RFID应答器数字模块的标准数字单元。B-DTMOS在超低电压条件下提供了良好的数字性能。B-DTMOS与传统的CMOS技术相比具有更低的漏电流和更高的速度，这意味着未来的设计大有希望，尽管新的数字单元将比CMOS消耗更大的芯片面积，这是由于控制电路复杂度的增加。

此外，DTMOS显示出有望用于RF应用。一些研究人员已经研究了作为代替肖特基接触的整流过程的可能。与需要生产肖特基接触的前处理相比，这在标准CMOS制程中支持低成本产品。继续与Silterra(马来西亚)的研究工作在标准低成本的0.18μm CMOS制程中采用DTMOS来设计UHF RFID应答器IC，目前在调制器和解调器设计中采用了DTMOS结构。

作者：Faisal Mohd-Yasin, Y.K. Teh, M.B.I. Reaz, A. Kordesch.

安捷伦科技公司